Google breidt zijn gamma AI-acceleratoren uit met de TPU 8tx en TPU 8i Max, die op 9 november 2026 werden onthuld. Deze twee configuraties completeren de achtste generatie Tensor Processing Units (TPU), de chips die de groep ontwerpt voor kunstmatige-intelligentieberekeningen, en richten zich op twee verschillende uitdagingen: het beveiligen van verwerking op gevoelige gegevens en het beheren van workloads die veel geheugen vergen.
Met deze aankondiging komt het aantal achtste-generatie TPU-systemen dat Google in 2026 heeft onthuld op vier. In april had de groep de TPU 8t gepresenteerd, bedoeld voor het trainen van grote modellen, en de TPU 8i, geoptimaliseerd voor inferentie en low-latency redenering, dat wil zeggen voor het produceren van antwoorden met een korte vertraging.
Twee TPU’s voor vertrouwelijkheid en grootschalige verwerking
De TPU 8tx richt zich op bedrijven en overheden die AI-modellen en autonome agents willen uitvoeren op gevoelige gegevens. Google benadrukt met name sectoren die onderworpen zijn aan regelgevende eisen, waarvoor de vertrouwelijkheid van informatie tijdens de verwerking een grote uitdaging vormt. Op hardwareniveau neemt het systeem de siliciumchip van de TPU 8t over en integreert het AMD EPYC-hosts van de vijfde generatie. Het bevat ook hardwarematige beveiligingsmechanismen om gegevens en modelgewichten, dat wil zeggen de parameters die hun werking definiëren, te beschermen tijdens gebruik in het geheugen, en niet alleen wanneer ze worden opgeslagen of over het netwerk verzonden.
Google koppelt de TPU 8tx aan zijn Boardfly-netwerk, ontworpen voor low-latency communicatie. Volgens de leverancier kan deze architectuur de latentie tot twee keer verkleinen in vergelijking met de TPU 8t, zonder significant prestatieverlies. De configuratie moet bedrijven in staat stellen meerdere operaties op dezelfde infrastructuur uit te voeren, waaronder training, fine-tuning op privégegevens (het aanpassen van een model aan een specifieke dataset), modeldistillatie en reinforcement learning van AI-agents.
De TPU 8i Max richt zich daarentegen op toepassingen die grote hoeveelheden geheugen vereisen. Google noemt met name agents die grote codebases, lange videosequenties of contexten van meer dan een miljoen tokens kunnen analyseren, waarbij tokens de tekstuele eenheden zijn die modellen verwerken. Om de beschikbare middelen te vergroten, heeft de fabrikant twee TPU 8i-chips in één package samengebracht. In vergelijking met de TPU 8i verdubbelt deze configuratie de rekenkracht, het SRAM-geheugen en de bandbreedte van het HBM-geheugen. Google geeft ook aan dat het mogelijk maakt om twee keer zoveel silicium in dezelfde rack-footprint te integreren, dat wil zeggen in de ruimte die een serverrack inneemt.
Google wil zijn TPU-ecosysteem verder openstellen
Naast deze hardware-aankondigingen zet Google de opening van zijn softwareomgeving voort. De groep geeft aan dat TorchTPU, gepubliceerd als open source, het mogelijk maakt om PyTorch-code en Hugging Face-modellen op zijn acceleratoren uit te voeren. Er worden ook integraties aangeboden voor de inferentie-engines vLLM en SGLang. Een suite van TPU-agents is bovendien beschikbaar als preview. Deze moet bepaalde integratie-, diagnose- en optimalisatieoperaties van kernels automatiseren, de kleine programma’s die de berekeningen op de chips uitvoeren. Google kondigt aan dat deze suite compatibel is met verschillende ontwikkelhulpmiddelen, waaronder Claude Code, Cursor en Google Antigravity.
De leverancier presenteert ook TPU Sync, een softwarelaag bedoeld om het beheer van HBM-geheugen, DRAM-geheugen van hosts en gedeelde opslag te verenigen. Het moet met name de overdracht van KV-caches vergemakkelijken, die door generatieve modellen worden gebruikt om de tekstproductie te versnellen. Google beweert dat deze technologie bepaalde latenties die met deze overdrachten en de generatietijd van de eerste token gepaard gaan, met meer dan 90% kan verminderen.
Ten slotte is Cloud Pathways nu algemeen beschikbaar op Google Kubernetes Engine (GKE). De oplossing maakt het mogelijk gedistribueerde workloads over meerdere TPU-clusters te orkestreren vanuit een enkele controller.
