Google élargit sa gamme d’accélérateurs dédiés à l’IA avec les TPU 8tx et TPU 8i Max, dévoilés le 9 novembre 2026. Ces deux configurations complètent la huitième génération de Tensor Processing Units (TPU), les puces conçues par le groupe pour les calculs d’intelligence artificielle, et répondent à deux enjeux distincts : la sécurisation des traitements sur des données sensibles et la gestion de charges de travail exigeant beaucoup de mémoire.
- Google dévoile le TPU 8tx pour les données sensibles et le TPU 8i Max pour les charges mémoire intensives.
- Le TPU 8tx protège données et poids des modèles pendant leur utilisation en mémoire.
- Le TPU 8i Max double calcul, SRAM et bande passante HBM par rapport au TPU 8i.
- Google ouvre son écosystème avec TorchTPU open source, des agents TPU en préversion et TPU Sync.
Cette annonce porte à quatre le nombre de systèmes TPU de huitième génération dévoilés par Google en 2026. En avril, le groupe avait présenté les TPU 8t, destinés à l’entraînement des grands modèles, et les TPU 8i, optimisés pour l’inférence et le raisonnement à faible latence, c’est-à-dire pour la production de réponses avec un délai réduit.
Deux TPU pour la confidentialité et les traitements à grande échelle
Le TPU 8tx s’adresse aux entreprises et aux administrations qui souhaitent exécuter des modèles d’IA et des agents autonomes sur des données sensibles. Google met notamment en avant les secteurs soumis à des exigences réglementaires, pour lesquels la confidentialité des informations pendant leur traitement constitue un enjeu majeur. Sur le plan matériel, le système reprend le silicium du TPU 8t et intègre des processeurs hôtes AMD EPYC de cinquième génération. Il embarque également des mécanismes de sécurité matériels destinés à protéger les données et les poids des modèles, c’est-à-dire les paramètres qui définissent leur fonctionnement, pendant leur utilisation en mémoire, et pas seulement lorsqu’ils sont stockés ou transmis sur le réseau.
Google associe le TPU 8tx à son réseau Boardfly, conçu pour les communications à faible latence. Selon le fournisseur, cette architecture permet de diviser jusqu’à deux fois la latence par rapport au TPU 8t, sans dégradation significative des performances. La configuration doit permettre aux entreprises d’effectuer plusieurs opérations sur une même infrastructure, notamment l’entraînement, le fine-tuning sur des données privées, c’est-à-dire l’adaptation d’un modèle à un jeu de données spécifique, la distillation de modèles et l’apprentissage par renforcement d’agents IA.
Le TPU 8i Max répond quant à lui aux applications qui mobilisent d’importantes ressources mémoire. Google cite notamment les agents capables d’analyser de grandes bases de code, de longues séquences vidéo ou des contextes dépassant le million de tokens, les tokens étant les unités de texte que manipulent les modèles. Pour augmenter les ressources disponibles, le constructeur a regroupé deux puces TPU 8i dans un même package. Par rapport au TPU 8i, cette configuration double les capacités de calcul, la mémoire SRAM et la bande passante de la mémoire HBM. Google indique également qu’elle permet d’intégrer deux fois plus de silicium dans une même empreinte de rack, c’est-à-dire dans l’espace occupé par une baie de serveurs.
Google veut ouvrir davantage son écosystème TPU
En parallèle de ces annonces matérielles, Google poursuit l’ouverture de son environnement logiciel. Le groupe indique que TorchTPU, publié en open source, permet d’exécuter du code PyTorch et des modèles Hugging Face sur ses accélérateurs. Des intégrations sont également proposées pour les moteurs d’inférence vLLM et SGLang. Une suite d’agents TPU est par ailleurs disponible en préversion. Elle doit automatiser certaines opérations d’intégration, de diagnostic et d’optimisation des kernels, ces petits programmes qui exécutent les calculs sur les puces. Google annonce que cette suite est compatible avec plusieurs outils de développement, dont Claude Code, Cursor et Google Antigravity.
Le fournisseur présente aussi TPU Sync, une couche logicielle destinée à unifier la gestion de la mémoire HBM, de la mémoire DRAM des hôtes et du stockage partagé. Elle doit notamment faciliter le transfert des caches KV, utilisés par les modèles génératifs pour accélérer la production de texte. Google affirme que cette technologie peut réduire de plus de 90 % certaines latences associées à ces transferts et au temps de génération du premier token.
Enfin, Cloud Pathways est désormais disponible de manière générale sur Google Kubernetes Engine (GKE). La solution permet d’orchestrer des charges de travail distribuées sur plusieurs ensembles de TPU depuis un contrôleur unique.
